PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-198828

(43)Date of publication of application : 08.10.1985

(51)Int.CI:

H01L 21/306

H01L 29/80

(21)Application number: 59-055631

(71)Applicant: NEC CORP

(22)Date of filing:

23.03.1984


(72)Inventor: ITO HITOSHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form chip size of a semiconductor device in a small type by a method wherein far-ultraviolet radiation having the prescribed wavelength is projected to perform etching from a back of a substrate in regard to electrodes necessitating to be earthed out of electrodes of the plural number provided to the semiconductor device to dig penetrating holes to reach the undersurfaces of the electrodes, and metal layers are buried therein.

CONSTITUTION: A source electrode 12, a gate electrode 13 and a drain electrode 14, etc. for an FET are provided on the surface of a substrate 21 consisting of GaAs, etc., and moreover a matching element 22, a capacitor 23 for an RF short, etc. are formed adjoining to the electrode 14 to construct a monolithic amplifier. Then when the electrode 12 and the electrode of the matching element 22 are to be earthed, etching is performed using an etchant consisting of H2SO4+H2O2+3H2O from the back of the substrate 21



using a resist film as a mask. At the same time, far-ultraviolet radiation of the wavelength range of 200W300nm is projected to the parts thereof to dig sharply penetrating holes to reach the undersurfaces of the electrodes intending to be earthed. After then, an AuGeNi-Au layer 30 is adhered on the substrate 21 and the wall surfaces of the penetrating holes, an Au layer 31 is laminated burying the holes, and the Au layer thereof is earthed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

19日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60 - 198828

@Int_Cl_4

識別記号

庁内整理番号

43公開 昭和60年(1985)10月8日

H 01 L 21/306 29/80

B-8223-5F 7925-5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 半導体装置の製造方法

> 創特 願 昭59-55631

22出 願 昭59(1984)3月23日

⑫発 眀 伊

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

個代 理 弁理士 内原 퐈

1. 発明の名称

半原体装置の製造方法

2. 特許請求の範囲

(1)半導体トランジスクの電板領域を接地する工 程において、接地面から半導体を選択的に上記電 柩領域に遊するまで、疲畏範囲 200~300 nm の 深紫外光を被エッチング基板に照射せしめてエッ チングし貫通孔を設ける工程と、金属膜をエッチ ング面に被消するととにより、上記電板領域を接 地する工程とを行うことを特徴とする半導体装置 の製造方法。

3. 発明の詳細な説明

〔遊築上の利用分野〕

本発明は半導体装置、特に超高周波トランジス クの製造方法に関するものである。

〔従来技術とその問題点〕

近米、半均体トランシスタは動作周波数がX帯 (~10 GHZ)以上で所望の特性を満足するととが 要求されてきている。

このような超高周波帯で動作するトランジスタ においては、ソース領域の接地を従来のポンディ ングワイヤにより取る方法では、接地インダクタ ンスが無視できなくなり、回路整合へ影響を与え、 特性上問題があった。との点の改善の為の従来の 方法として、ソース領域よりチップ側面に身体金 戯を設け、これを接地面と接続して、接地を取っ ていた。しかしながら、この方法では、個々のペ レットに分離した後、1個ずつ、例えば電解メッ キにより導体金属層を形成しており、工数の点叉 チップ内任意の位置に接地領域を設けられないと いう設計上の啟通性に欠けていた。一方、別の改 善方法として、チップ内任意の位置で半時体基板 に貫通孔を設け、該貫通孔の側面に導体金属を被 **滑せしめて接地を取る、所謂、パイアホール糊造** によりなされることが最近行なわれ、特にチップ の小形化を計り、量産、低価化を目指したモノリ シック集費回路等にも適用されるに至っている。 この様なパイプホール構造により接地を取る半導 体装置の従来の製造方法は実際には IEEE ED 誌

1978年10月号に掲載されている L. A. DASARO . らの論文によれば、第1図に示すように、ソース 電価 12、ゲート電価 1 3、ドレイ ン電価 14 からなる トランジスタのソース電極12に対向する半導体基 板11段面に選択的にホトレジストマスク18を形成 し(第1図(a))、硫酸+過酸化水紫水+水=1: 1:3(体積化)のエッチング液を用いて、例え は悲板厚みが 150 μm の場合には液温 60℃ で 25 分間エッチングすることにより、猛板11に貫通孔 11a を設け(第1図(b))、レジストマスク除去後、 真空蒸溜法により金を数1000人、更に電解メッ キにより、金16を 2.5 um 施し、パイアホールを通 して裏面とソース領域を電気的に導通を取り、ソ ースへのチップマウントによって接地を取ってい (利(B(n)) た。しかしながら、この様な従来のエッチングに より、バイアホールを形成し、接地を取った半導 体装置の製造方法では、エッチング速度が遅く、 前従の様に150 um の半導体基板をエッチングす るのに25分という長時間を有していること、更 には、サイドエッチング量が垂直方向と同程度、

即ち、エッチング断面の傾斜角が45°となり、ソース領域に到避するまでエッチングし貫通孔を設けるために、対向部面積は最低で300μm 角を必要となった。一方A.P.L 誌 1983年3月号に掲載されている Grag C Tisone らの論文によれば化学エッチング時に、短波及光を被に限射する。光の強度が強ければサイドエッチングはない。 光の強度が強ければサイドエッチング はも少なく、外をはければサイドエッチング が最をエッチング 断面形状 のほをものが得られる事が報告されている。

〔発明の目的〕

本発明は従来の、このようにバイアホール構造により接地を取る半導体装置の製造方法において、半導体基板のエッチングにより貫通孔を形成するのに及時間を要すること、およびエッチング断面傾斜角が45°と緩やかなために、アース領域に大面積を必要とするという欠点を解決した半導体装

破、特に、超高周波トランジスタの製造方法を提供することにある。

〔発明の檘成〕

本発明は半単体トランジスタのソース領域を接地する工程において、接地面から半導体を選択的にソース領域に達するまで皮長範囲 200~300 nmの深紫外光を被エッチング基板に照射せしめてエッチングし貫通孔を設ける工程と、金属膜をエッチング面に被俗することによりソース領域を接地する工程とを行うことを特徴とする半単体装置の製造方法である。

〔突 施 例〕

以下、本発明の具体的契施例についてガリウム 砒素(以下、GaAsという)を用いたモノリシック 地幅器を例にとって、図面を参照して詳細に説明 する。

該GaAs 基板を石英板24 に接滑材25 で貼り付け、補 強した後 FET ソース領域およびキャパショのァー ス領域に対向する GaAs 基板裏面に選択的にホト レジストマスク28を両面目合せ露光機を用いて通 常の写真蝕 刻法により形成する。次に、第2図(b) のように該基板を H:SO1+H:O1+3H:O のエッチン グ液中にて、 8 0℃でキセノンランア27(FX-38C -3)のパルス駆動回路28に入力電圧として 2.5(KV) を印加し、パルス幅 40 μsec 、照射レート 1 pulse /secでパルス状に深紫外光29を照射しながら、GaAs 基板をアース領域に到速するまでエッチングする。 次に、ホトレジストマスク除去後、第2図(c)に示 すよりに、真空蒸潜により AuGe Ni-Au 30を被潜し、 更に Au 81 を 2.5 μm 厚メッキすることによってFET および整合索子22、RFショート用キャパシタ23の アースをパイアホールを通して、裏面と接続する。 以下、ウェハを石英板24から取り外し、チップ化 することにより、パイアホール構造の GaAs モノ リシック増幅器(第2図(d))が得られる。

(発明の効果)

特開昭60-198828 (3)

本発明により得られた第2図に示す GaAs モノ リシック増幅器と従来のもの(前記文献及び第1 図に示したもの)とを、まず、エッチング速度を 比較した結果を第3図に示す。エッチング液は H:SO:+H:SO:+8H:Oであり、液温は60℃であ る。この図からも本発明による方法が、従来法よ りも約3倍エッチング速度が大きく、例えば150 μmの GaAs 悲板をエッチング貫通し、パイアホー ル構造を形成するのに要する時間が25分から8 分に短縮される。次に、バイアホール構造の断面 形状を第4図(a)(b)に比較して示す。第4図(a)の従 来のものがエッチング探さとオーパーエッチング 量が同程度、即ち孔 lla のエッチング傾斜角度が 45°であるのに対して、本発明のものは、オーバ -エッチング散が 1/10 以下と少なく、従って、 例えば妥面のエッチング開孔 21a の 30 μm 角に対 して、基板厚が 150 µm の場合には対向するソー ス領域は従来 330 μm 角になるのに対して、本発 明の場合には80 um 角と大幅に所要面積の低減を 図る事が出来る。

以上詳細に述べた通り、本発明によれば半導体トランジスタの接地を裏面からパイアホールを通して取る場合にそのパイアホール構造の形成に所要する時間の短縮をよびアース領域の所要面積を大幅に低成する事によるチップサイズの小型化が図られ、トランジスタ製造上の歩留りの向上をよび処理枚数の増加に伴ない、低価格化をはかることができる効果を有するものである。

4.図面の簡単な説明

第1図(a)~(c)は従来の半導体トランジスタの製造方法を示すための図、第2図(a)~(d)は本発明の半導体トランジスタの製造方法を示すための図、第3図は本発明の効果を示すためのエッチング速度を従来法とを比較して示した図、第4図(a)・(b)は本発明の効果を示すためのバイアホール断面形状を従来法と比較して示した図である。


11 …半導体基板、12 …ソース電極、13 … ゲート 電極、14 … ドレイン電極、15,18 … ホトレジストマ スク、16 … 金、21 … GaAs 基板、22 … 整合素子、23 … キャパシタ、24 … 石英板、25 … 接着材、27 …キ

セノンランプ、28 ··· パルス駆動回路、29 ··· 深紫外光、30 ··· AuGeNi/Au 、31 ··· メッキ Au 。

特許出額人 日本電気珠式会社


代理人 弁理士 内 原






第1図 (b)


第1図 (c)




第2図(a)




第2図 (b)




第2図(c)




第2図 (d)



第3図



第4図 (a)



第4図 (b)

